

CLIPPEDIMAGE= JP02000277859A

PAT-NO: JP02000277859A

DOCUMENT-IDENTIFIER: JP 2000277859 A

TITLE: SEMICONDUCTOR LASER ELEMENT AND MANUFACTURING METHOD

PUBN-DATE: October 6, 2000

INVENTOR-INFORMATION:

NAME

COUNTRY

HAYASHI, NOBUHIKO

N/A

GOTO, MASAKANE

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SANYO ELECTRIC CO LTD

N/A

APPL-NO: JP11079469

APPL-DATE: March 24, 1999

INT-CL_(IPC): H01S005/323

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor laser element which is easy to manufacture having low noise characteristics, and to provide its manufacturing method.

SOLUTION: A semiconductor laser element 100 includes an AlGaN buffer layer 2, a GaN layer 3, an n-GaN layer 4, an n-AlGaN layer 5, an MQW light emitting layer 6, a p-clad layer 7, and a p-first GaN cap layer 8, an n-AlGaN current block layer 9, and a p-second GaN cap layer 10 sequentially laminated on a sapphire substrate 1. In an etching step, a ridge part having an upper face with a width of W1 is formed. The current block layer 9 has an opening with a width W2 on an upper face of the ridge part. Since the width of W2 of the opening is smaller than the width of W1 of the upper face of the ridge part, a saturable absorption region 20 formed on both sides of a current injection region is obtained in a light emitting region 21 of the MQW light emitting layer 6.

COPYRIGHT: (C)2000,JP

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-277859

(P2000-277859A)

(43)公開日 平成12年10月6日(2000.10.6)

(51)Int.Cl.

H01S 5/323

識別記号

F I

H01S 3/18

ターコード(参考)

673 5F073

審査請求 未請求 請求項の数6 OL (全8頁)

(21)出願番号 特願平11-79469

(22)出願日 平成11年3月24日(1999.3.24)

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 林 伸彦

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 後藤 壮謙

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 100098305

弁理士 福島 祥人

Fターム(参考) 5F073 AA07 AA13 AA74 AA89 BA04

BA06 CA02 CA07 CB05 CB07


CB10 DA05 DA07 EA27 EA29

(54)【発明の名称】 半導体レーザ素子およびその製造方法

(57)【要約】

【課題】 容易に製造することが可能な低雑音特性を有する半導体レーザ素子およびその製造方法を提供することである。

【解決手段】 半導体レーザ素子100は、サファイア基板1上にAlGaInバッファ層2、GaIn層3、n-GaIn層4、n-AlGaInクラッド層5、MQW発光層6、p-AlGaInクラッド層7、p-第1GaInキャップ層8、n-AlGaInからなる電流ブロック層9およびp-第2GaInキャップ層10が順に積層されており、エッチングにより幅W₁の上面を有するリッジ部が形成されている。また、電流ブロック層9はリッジ部上面に幅W₂の開口部を有する。開口部の幅W₂はリッジ部上面の幅W₁よりも狭いため、MQW発光層6の発光領域21において、電流注入領域の両側に可飽和吸収領域20が形成される。



【特許請求の範囲】

【請求項1】 発光層を含みかつインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む第1の窒化物系半導体層の所定幅の領域に第1の幅の上面を有するリッジ部が形成され、前記第1の幅よりも狭い第2の幅の開口部を前記リッジ部の上面に有する電流ブロック層が前記第1の窒化物系半導体層上に形成され、前記開口部内の前記第1の窒化物系半導体層上に、インジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む第2の窒化物系半導体層が形成されたことを特徴とする半導体レーザ素子。

【請求項2】 前記電流ブロック層はインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む窒化物系半導体からなることを特徴とする請求項1記載の半導体レーザ素子。

【請求項3】 前記第1の窒化物系半導体層は、n型クラッド層と、前記発光層と、平坦部およびリッジ部からなるp型クラッド層とを含むことを特徴とする請求項1または2記載の半導体レーザ素子。

【請求項4】 発光層を含みかつインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む第1の窒化物系半導体層を形成する工程と、前記第1の窒化物系半導体層の所定幅の領域に第1の幅の上面を有するリッジ部を形成する工程と、前記第1の幅よりも狭い第2の幅の開口部を前記リッジ部の上面に有する電流ブロック層を前記第1の窒化物系半導体層上に形成する工程と、前記開口部内の前記第1の窒化物系半導体層上にインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む第2の窒化物系半導体層を形成する工程とを備えたことを特徴とする半導体レーザ素子の製造方法。

【請求項5】 前記電流ブロック層はインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む窒化物系半導体からなり、前記電流ブロック層を形成する工程は、前記リッジ部の上面にストライプ状絶縁膜を形成する工程と、横方向成長技術を用いて前記リッジ部の両側の前記第1の窒化物系半導体層上から前記リッジ部上面の前記第2の幅の領域を除く領域まで延びる前記電流ブロック層を形成する工程とを含むことを特徴とする請求項4記載の半導体レーザ素子の製造方法。

【請求項6】 前記第1の窒化物系半導体層を形成する工程は、n型クラッド層、前記発光層およびp型クラッド層を順に形成する工程を含み、前記リッジ部を形成する工程は、前記p型クラッド層の前記第1の幅の領域を除いて前記p型クラッド層をエッチングする工程を含むことを特徴とする請求項4または5記載の半導体レーザ素子の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、BN（窒化ホウ素）、GaN（窒化ガリウム）、AlN（窒化アルミニウム）もしくはInN（窒化インジウム）またはこれらの混晶等のIII-V族窒化物系半導体（以下、窒化物系半導体と呼ぶ）からなる化合物半導体層を有する半導体レーザ素子およびその製造方法に関する。

【0002】

【従来の技術】光ディスクの記録および再生を行う光ディスクシステムの光源として、半導体レーザ素子が使用されている。特に、GaN系等の窒化物系半導体レーザ素子は次世代デジタルビデオディスク等の高密度光ディスクシステム用の光源として期待が高まっている。

【0003】図5はGaN系半導体レーザ素子の一例を示す模式的断面図である。図5に示す半導体レーザ素子110においては、サファイア基板31上に、AlGaInバッファ層32、アンドープのGaN層33、n-GaN層34、n-AlGaInクラッド層35、多重量子井戸発光層（以下、MQW発光層と呼ぶ）36、p-AlGaInクラッド層37、p-第1GaNキャップ層38、n-AlGaInからなる電流ブロック層39およびp-第2GaNキャップ層40が順に積層されている。

【0004】半導体レーザ素子110はリッジ導波型構造を有し、p-AlGaInクラッド層37およびp-第1GaNキャップ層38によりリッジ部が構成される。p-第2GaNキャップ層40からn-GaN層34までの一部領域がエッチングされ、露出したn-GaN層34上にn電極50が形成されている。一方、p-第2GaNキャップ層40上にp電極51が形成されている。

【0005】半導体レーザ素子110において、p電極51から注入された電流は、電流ブロック層39により狭窄される。このため、図中の矢印で示すように、リッジ部のストライプ状領域が電流注入領域となる。これにより、MQW発光層36の中央部の領域41が発光する。また、n-AlGaInからなる電流ブロック層39の屈折率をリッジ部のp-AlGaInクラッド層37の屈折率よりも小さく設定することにより、MQW発光層36の中央部の領域41の実効的な屈折率が両側の領域の実効的な屈折率に比べて大きくなる。それにより、光がMQW発光層36の中央部の領域41に閉じ込められる。このようにして、半導体レーザ素子110において横モード制御が行われる。

【0006】半導体レーザ素子110において、光ディスクの再生時には低雑音特性が要求される。しかしながら、シングルモードで発振する半導体レーザ素子110においては、レーザ光が強い可干渉性を有するため、光ディスクからの戻り光により雑音が発生する。このため、MQW発光層36に低電流注入領域を形成すること

により可飽和吸収特性を有する領域（以下、可飽和吸収領域と呼ぶ）を形成した半導体レーザ素子が提案されている。この半導体レーザ素子では、レーザ光を自励発振させることにより低雑音化が図られている。

【0007】図6（a）および（b）は低雑音特性を有する半導体レーザ素子の例を示す模式的断面図である。

【0008】図6（a）に示す半導体レーザ素子120は、以下の点を除いて図5に示す半導体レーザ素子110と同様の構造を有する。

【0009】半導体レーザ素子120においては、エッチングによりリッジ部を形成する際に、さらにp-A1Ga_{1-x}Nクラッド層37に段差を形成し、上段の幅W₃を下段の幅W₄よりも狭くする。これにより、図中の矢印で示すように、リッジ部の幅W₃のストライプ状領域が電流注入領域になるとともに、MQW発光層36において電流注入領域の両側に可飽和吸収領域42が形成される。その結果、レーザ光が自励発振する。

【0010】一方、図6（b）に示す半導体レーザ素子130は、以下の点を除いて図5に示す半導体レーザ素子110と同様の構造を有する。

【0011】半導体レーザ素子130においては、リッジ部を形成する際のエッチングの深さを制御してp-A1Ga_{1-x}Nクラッド層37の厚さdを大きくする。これにより、図中の矢印で示すように、リッジ部のストライプ状領域が電流注入領域になる。また、p-A1Ga_{1-x}Nクラッド層37の厚さdを大きくすることにより、MQW発光層36において水平方向の実効的な屈折率の差が小さくなるため、MQW発光層36のリッジ部下以外の領域に水平方向に光がしみ出す。したがって、MQW発光層36において電流注入領域の両側に可飽和吸収領域42が形成される。その結果、レーザ光が自励発振する。

【0012】

【発明が解決しようとする課題】Ga_{1-x}N系半導体層等の窒化物系半導体層は化学的に安定である。このため、従来の赤色光または赤外光を発生する半導体レーザ素子に用いられるGaAs系半導体層等のようにウェットエッチングによりパターニングすることができず、RIE法（反応性イオンエッチング法）、RIBE法（反応性イオンビームエッチング法）等のドライエッチングによりパターニングする必要がある。このようなドライエッチングにおいては選択エッチングを行うことができないため、エッチングを精度よく制御することが困難である。したがって、上記の半導体レーザ素子120、130のような構造を正確に形成することは困難である。

【0013】本発明の目的は、容易に製造することが可能な低雑音特性を有する半導体レーザ素子およびその製造方法を提供することである。

【0014】

【課題を解決するための手段および発明の効果】本発明に係る半導体レーザ素子は、発光層を含みかつインジウ

ム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む第1の窒化物系半導体層の所定幅の領域に第1の幅の上面を有するリッジ部が形成され、第1の幅よりも狭い第2の幅の開口部をリッジ部の上面に有する電流ブロック層が第1の窒化物系半導体層上に形成され、開口部内の第1の窒化物系半導体層上に、インジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む第2の窒化物系半導体層が形成されたものである。

【0015】本発明に係る半導体レーザ素子においては、第1の窒化物系半導体層がエッチングされ、第1の幅の上面を有するリッジ部が形成されている。このリッジ部の側面から上面にいたる領域上に電流ブロック層が形成されている。電流ブロック層において、リッジ部の上面の所定領域上に、第2の幅を有する開口部が形成されている。この開口部の幅（第2の幅）はリッジ部の上面の幅（第1の幅）よりも狭い。

【0016】上記の半導体レーザ素子において、第2の窒化物系半導体層に注入された電流は、電流ブロック層により狭窄される。それにより、第2の幅を有する開口部下の第1の窒化物系半導体層に電流が注入され、開口部の下方における発光層に光導波路が形成される。この場合、開口部下の電流注入領域の幅（第2の幅）がリッジ部の上面の幅（第1の幅）よりも狭いため、リッジ部の下方における発光層において、電流注入領域以外で発光する領域、すなわち可飽和吸収特性を有する領域（可飽和吸収領域）が形成される。それにより、レーザ光を自励発振することが可能となるため、低雑音特性を有する半導体レーザ素子が得られる。

【0017】上記の半導体レーザ素子においては、リッジ部の上面の第2の幅の領域以外の領域に電流ブロック層を形成することにより、発光層において可飽和吸収特性を有する領域が形成される。このように、上記の半導体レーザ素子においては可飽和吸収領域を形成するためのエッチングが不要であるため、低雑音特性を有する半導体レーザ素子が容易に得られる。

【0018】電流ブロック層はインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む窒化物系半導体から構成されてもよい。

【0019】上記のような材料から構成される電流ブロック層は、所定の成長条件の下で成長させることにより、リッジ部の上面の開口部以外の領域に横方向成長させることが可能である。それにより、第2の幅の開口部を有する電流ブロック層が容易に形成される。このようにして形成された電流ブロック層により、第2の窒化物系半導体層に注入された電流が狭窄される。それにより、第1の窒化物系半導体層において、リッジ部の上面の第1の幅よりも狭い第2の幅の開口部下の領域が電流注入領域となる。また、発光層の水平方向において光を閉じ込め、横モード制御を行うことが可能となる。

【0020】また、第1の窒化物系半導体層は、n型クラッド層と、発光層と、平坦部およびリッジ部からなるp型クラッド層とを含んでもよい。

【0021】この場合、第1の窒化物系半導体層のp型クラッド層は正孔濃度を高くすることが困難であるため、p型クラッド層は高抵抗となる。このような高抵抗なp型クラッド層においては、注入された電流は広がらず、リッジ部の上面よりも幅が狭い開口部下の領域に注入される。したがって、電流注入領域の幅がリッジ部の上面の幅よりも狭くなる。

【0022】本発明に係る半導体レーザ素子の製造方法は、発光層を含みかつインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む第1の窒化物系半導体層を形成する工程と、第1の窒化物系半導体層の所定幅の領域に第1の幅の上面を有するリッジ部を形成する工程と、第1の幅よりも狭い第2の幅の開口部をリッジ部の上面に有する電流ブロック層を第1の窒化物系半導体層上に形成する工程と、開口部内の第1の窒化物系半導体層上にインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む第2の窒化物系半導体層を形成する工程とを備えたものである。

【0023】本発明に係る半導体レーザ素子の製造方法においては、第1の幅を有するリッジ部の上面に、第1の幅よりも狭い第2の幅の開口部を有する電流ブロック層を形成する。それにより、製造した半導体レーザ素子において、第2の窒化物系半導体層に注入された電流が電流ブロック層により狭窄され、リッジ部の上面の幅よりも狭い第2の幅を有する開口部下の第1の窒化物系半導体層の領域に電流注入領域が形成されるとともに、開口部の下方における発光層に光導波路が形成される。この場合、電流注入領域の幅(第2の幅)がリッジ部の上面の幅(第1の幅)よりも狭いため、リッジ部の下方の発光層において、電流注入領域以外で発光する領域、すなわち可飽和吸収特性を有する領域が形成される。それにより、レーザ光を自励発振させることが可能となるため、低雑音特性を有する半導体レーザ素子を製造することが可能となる。

【0024】また、上記の半導体レーザ素子においては、エッチングによるのではなく、リッジ部の上面の第2の幅の領域以外の領域に電流ブロック層を成長させることにより発光層において可飽和吸収領域を形成する。したがって、低雑音特性を有する半導体レーザ素子を容易に製造することが可能となる。

【0025】電流ブロック層はインジウム、ガリウム、アルミニウムおよびホウ素の少なくとも1つを含む窒化物系半導体からなり、電流ブロック層を形成する工程は、リッジ部の上面にストライプ状絶縁膜を形成する工程と、横方向成長技術を用いてリッジ部の両側の第1の窒化物系半導体層上からリッジ部上面の第2の幅の領域を除く領域まで延びる電流ブロック層を形成する工程を

含んでもよい。

【0026】この場合、リッジ部の上面にストライプ状絶縁膜を形成し、このストライプ状絶縁膜上に、開口部を有する電流ブロック層を横方向成長技術を用いて形成する。上記に示す材料から構成される電流ブロック層は、所定の条件下で成長させることにより、ストライプ状絶縁膜上において容易に横方向成長することが可能となる。したがって、リッジ部の上面よりも幅の狭い第2の幅の開口部を有する電流ブロック層を容易に形成することが可能となる。以上のようにして電流ブロック層を形成することにより、第2の窒化物系半導体層に注入された電流を狭窄し、第1の窒化物系半導体層においてリッジ部の上面の幅よりも狭い開口部下の領域を電流注入領域とすることが可能となる。また、発光層の水平方向において光を閉じ込め、横モード制御を行うことが可能となる。

【0027】第1の窒化物系半導体層を形成する工程は、n型クラッド層、発光層およびp型クラッド層を順に形成する工程を含み、リッジ部を形成する工程は、p型クラッド層の第1の幅の領域を除いてp型クラッド層をエッチングする工程を含んでもよい。

【0028】この場合、エッチングにより、第1の窒化物系半導体層のp型クラッド層に、リッジ部を形成する。窒化物系半導体から構成されるp型クラッド層は、正孔濃度を高くすることが困難であるため高抵抗である。このような高抵抗なp型クラッド層においては電流は広がらず、リッジ部の上面の幅よりも狭い第2の幅を有する開口部下の領域に電流が注入される。したがって、電流注入領域の幅をリッジ部の幅よりも狭くすることが可能となる。

【0029】

【発明の実施の形態】図1は本発明の一実施例におけるGa_N系半導体レーザ素子の例を示す模式的断面図である。

【0030】図1に示す半導体レーザ素子100においては、サファイア基板1のc(0001)面上に、厚さ300ÅのAlGa_Nバッファ層2、厚さ2μmのアンドープのGa_N層3、厚さ3μmのn-Ga_N層4、厚さ0.7μmのn-AlGa_Nクラッド層5、MQW発光層6、厚さ0.7μmのp-AlGa_Nクラッド層7、厚さ0.2μmのp-第1Ga_Nキャップ層8、n-AlGa_Nからなる厚さ0.5~1.0μmの電流ブロック層9および厚さ0.5~1.0μmのp-第2Ga_Nキャップ層10が順に積層されている。

【0031】なお、この場合のn型ドーパントとしてはSiが用いられており、p型ドーパントとしてはMgが用いられている。

【0032】また、MQW発光層6は、n-I_{n0.03}Ga_{0.97}Nからなる厚さ60Åの6つの量子障壁層と、I_{n0.18}Ga_{0.82}Nからなる厚さ30Åの5つの量子井戸

層とが交互に積層されてなる多重量子井戸構造を有する。

【0033】半導体レーザ素子100はリッジ導波型構造を有し、p-第1Ga_{0.5}N_{0.5}キャップ層8およびp-AlGa_{0.5}N_{0.5}クラッド層7により、幅W₁の上面を有するリッジ部が構成される。

【0034】p-第2Ga_{0.5}N_{0.5}キャップ層10からn-GaN層4までの一部領域がエッチングされ、露出したn-GaN層4上にn電極50が形成されている。また、p-第2Ga_{0.5}N_{0.5}キャップ層10上にp電極51が形成さ

れている。

【0035】半導体レーザ素子100において、p電極51から注入された電流は電流ブロック層9により狭窄される。電流ブロック層9の屈折率をリッジ部のp-AlGa_{0.5}N_{0.5}クラッド層7の屈折率よりも小さく設定することにより、MQW発光層6の中央部の領域21の実効的な屈折率が両側の領域の実効的な屈折率に比べて大きくなる。それにより、光がMQW発光層6の中央部の幅W₁の領域21に閉じ込められ、横モード制御が行われる。このようにして、実屈折率導波構造の半導体レーザ素子100が実現される。ここで、Ga_{0.5}N_{0.5}系の半導体レーザ素子100においてはp型半導体層7、8、10の正孔濃度を高くすることが困難であるため、狭窄された電流は広がることなく下方の半導体層に注入される。したがって、図中の矢印で示すように、電流ブロック層9の開口部下の幅W₂のストライプ状領域が電流注入領域となる。この場合、電流注入領域の幅W₂はリッジ部の上面の幅W₁よりも狭い(W₁>W₂)。このため、MQW発光層6の発光領域21において、電流注入領域の両側に可飽和吸収領域20が形成され、レーザ光の自励発振が起こる。その結果、レーザ光の縦モードスペクトルの幅が広がってレーザ光の可干渉性が低下し、雑音を受けにくくなる。

【0036】図2は半導体レーザ素子100のリッジ部の上面の幅W₁と電流ブロック層9の開口部の幅W₂との比および可干渉性(γ値)を示す図である。

【0037】図2に示すように、リッジ部の上面の幅W₁が1~6μmである場合、開口部の幅W₂は0.8~5.8μmであることが好ましい。W₁とW₂との比(W₂/W₁)が0.1~0.95である場合、半導体レーザ素子100において可飽和吸収領域が形成されるため、自励発振が可能となる。それにより、半導体レーザ素子100における可干渉性(γ値)が0.5以下となるため、低雑音化が図られる。さらに、W₁とW₂との比が0.1~0.8である場合においては、半導体レーザ素子100における可干渉性(γ値)が最も低い値となるため、安定した自励発振が可能となる。

【0038】n-AlGa_{0.5}N_{0.5}からなる電流ブロック層9のAl組成は、p-AlGa_{0.5}N_{0.5}クラッド層7のAl組成以上とする。それにより、電流ブロック層9の屈折率がリッジ部のp-AlGa_{0.5}N_{0.5}クラッド層7の屈折率よりも小さくなる。しかしながら、電流ブロック層9の結晶性を低下させないためにはAl組成を低めにするのが好ましい。したがって、電流ブロック層9のAl組成は、例えば0.12~0.20とする。

【0039】なお、半導体レーザ素子100においては、電流ブロック層9にn型不純物としてSiを注入しているが、Si以外にZnを不純物として注入してもよい。この場合、Znが高抵抗であるため、Znが注入された電流ブロック層9において電流が狭窄される。

【0040】次に、半導体レーザ素子100の製造方法について説明する。図3および図4は半導体レーザ素子100の製造工程を示す模式的な工程断面図である。

【0041】図3(a)に示すように、有機金属気相成長法(MOCVD法)により、サファイア基板1上にAlGa_{0.5}N_{0.5}バッファ層2、アンドープのGa_{0.5}N_{0.5}層3、n-GaN層4、n-AlGa_{0.5}N_{0.5}クラッド層5、MQW発光層6、p-AlGa_{0.5}N_{0.5}クラッド層7およびp-第1Ga_{0.5}N_{0.5}キャップ層8を順に成長させる。この場合の各層2~8の成長時の基板温度は表1に示す通りである。

【0042】

【表1】

	成長時の基板温度 (°C)
AlGaInバッファ層2	800
GaN層3	1050
n-GaN層4	1050
n-AlGaInクラッド層5	1050
MQW発光層6	800
p-AlGaInクラッド層7	1050
p-第1GaNキャップ層8	1050

【0043】次に、図3(b)に示すように、塩素を用いたRIE法によりエッチングを行い、幅 W_1 の上面を有するリッジ部を形成する。さらに、リッジ部のp-第1GaNキャップ層8上に SiO_2 膜30を形成する。

【0044】続いて、図3(c)に示すように、リッジ部の側面から上面に至る領域上にn-AlGaInからなる電流ブロック層9を成長させる。この場合、横方向成長技術により、幅 W_2 の領域を除く SiO_2 膜30上に電流ブロック層9を成長させる。それにより、 SiO_2 膜30上に幅 W_2 のストライプ状の開口部を有する電流ブロック層9を形成する。

【0045】なお、電流ブロック層9の成長時の基板温度は1000～1100℃とし、その他の成長条件、例えば原料ガスの流量、成長時間等は、電流ブロック層9が SiO_2 膜30上において横方向に成長しやすいように設定する。また、 SiO_2 膜30上の開口部以外の領域上に選択的に電流ブロック層9を成長させる必要があるため、電流ブロック層9は減圧下で成長させることが好ましい。

【0046】このようにして電流ブロック層9を成長させた後、フッ酸系エッチャントにより SiO_2 膜30を除去する。

【0047】次に、図4(d)に示すように、開口部内のp-第1GaNキャップ層8上および電流ブロック層9上にp-第2GaNキャップ層10を成長させる。この場合の成長時の基板温度は1050℃とする。

【0048】さらに、図4(e)に示すように、p-第2GaNキャップ層10からn-GaN層4までの一部領域をエッチングし、n-GaN層4の電極形成領域を露出させる。

【0049】最後に、図4(f)に示すように、露出したn-GaN層4上にn電極50を形成し、p-第2GaNキャップ層10上にp電極51を形成する。

【0050】以上のように、上記の半導体レーザ素子の*50

*製造方法においては、エッチングによるのではなく、横方向成長技術を用いて電流ブロック層9を選択的に成長させることにより、電流注入領域の幅 W_2 をリッジの幅 W_1 よりも狭くして可飽和吸収領域20を形成する。したがって、エッチングを精度良く制御することが困難なGaIn系半導体レーザ素子100においても、容易に可飽和吸収領域20を形成することが可能となる。それにより、低雑音特性を有する半導体レーザ素子100を容易に製造することが可能となる。

【0051】なお、上記の実施例においては、電流ブロック層9がn-AlGaInから構成される場合について説明したが、電流ブロック層9の構成はこれ以外であってもよい。

【0052】例えば、不純物としてSiまたはZnが注入されたInGaInから電流ブロック層9が構成されてもよい。このようなInGaInからなる電流ブロック層9におけるIn組成は、MQW発光層6の量子井戸層と同程度あるいはそれ以上とし、例えば0.10～0.15とする。このような電流ブロック層9を形成した場合、電流ブロック層9下のMQW発光層6の領域で発生した光が電流ブロック層9により吸収されるため、光がMQW発光層6の中央部の幅 W_1 の領域21に集中し、横モード制御が行われる。このようにして、損失導波構造の半導体レーザ素子100が実現される。この場合においても、電流ブロック層9を SiO_2 膜30上に横方向成長させることにより、幅 W_2 の電流注入領域を形成する。なお、InGaInからなる電流ブロック層9の成長時の基板温度は700～800℃とする。

【0053】また、不純物としてSiまたはZnが注入されたGaInから電流ブロック層9が構成されてもよく、あるいはAlGaInクラッド層よりもAl組成の小さなAlGaInに不純物としてSiまたはZnが注入された電流ブロック層9であってもよい。この場合においても、電流ブロック層9を SiO_2 膜30上に横方向成

長ささせることにより、幅 W_2 の電流注入領域を形成する。この場合の基板温度は1000~1100℃とする。

【0054】さらに、電流ブロック層9は組成の異なる層を積層した構成であってもよい。例えばAlGaIn層とInGaIn層、GaIn層とInGaIn層またはAlGaIn層とGaIn層とを組合せ、各層の厚さを数十~数千Åとして交互に積層する。この場合、電流ブロック層9の結晶性が向上する。このような積層構造を有する電流ブロック層9を形成する際は、電流ブロック層9の平均屈折率がp-AlGaInクラッド層7の屈折率よりも小さくなるように設定する。それにより、実屈折率導波構造の半導体レーザ素子100が実現される。また、電流ブロック層9がInGaIn層を含む場合は、InGaIn層のIn組成をMQW発光層6の量子井戸層のIn組成と同程度またはそれ以上とする。それにより、電流ブロック層9において光が吸収され、横モード制御が行われる。このような積層構造を有する電流ブロック層9においても、電流ブロック層9をSiO₂膜30上に横方向成長させることにより、幅 W_2 の電流注入領域を形成する。この場合の基板温度は、InGaIn層の成長時には700~800℃とし、GaIn層およびAlGaIn層の成長時には1000~1100℃とする。また、電流ブロック層9がAlGaIn層を含む場合には、AlGaIn層を減圧下で成長させることが好ましい。

【0055】なお、上記の実施例においては、半導体レーザ素子100の各層2~8がGa、AlおよびInを含む窒化物半導体から構成される場合について説明したが、各層2~8がホウ素を含んでもよい。

【0056】また、本発明に係る半導体レーザ素子の製造方法は、p型半導体層が高抵抗であるために注入された電流が広がらずに下方の層に注入されるGaIn系半導体レーザ素子において特に有効であるが、GaAs系半

導体レーザ素子等のGaIn系以外の半導体レーザ素子においても適用可能である。

【図面の簡単な説明】

【図1】本発明の一実施例におけるGaIn系半導体レーザ素子の例を示す模式的断面図である。

【図2】図1に示す半導体レーザ素子のリッジ部の上面の幅と電流ブロック層の開口部の幅との比および可干渉性を示す図である。

【図3】図1に示す半導体レーザ素子の製造工程を示す模式的な工程断面図である。

【図4】図1に示す半導体レーザ素子の製造工程を示す模式的な工程断面図である。


【図5】GaIn系半導体レーザ素子の一例を示す模式的断面図である。

【図6】低雑音特性を有する半導体レーザ素子の例を示す模式的断面図である。


【符号の説明】

- 1, 31 サファイア基板
- 2, 32 AlGaInバッファ層
- 3, 33 GaIn層
- 4, 34 n-GaIn層
- 5, 35 n-AlGaInクラッド層
- 6, 36 MQW発光層
- 7, 37 p-AlGaInクラッド層
- 8, 38 p-第1GaInキャップ層
- 9, 39 電流ブロック層
- 10, 40 p-第2GaInキャップ層
- 20 可飽和吸収領域
- 30 SiO₂膜
- 50 n電極
- 51 p電極
- 100, 110, 120, 130 半導体レーザ素子


【図1】




【図2】




【図5】



【図3】



【図4】



【図6】

